mems传感器原理，传感器芯片是什么

本文是SEMI Businessweek关于MEMS制造工艺系列文章的整理，全面介绍了MEMS芯片制造的常用工艺。

MEMS技术作为现代传感器的关键制造技术，对当今传感器产业的发展有着重大影响。 MEMS工艺技术可以说是借鉴自集成电路（IC）行业。特别是在MEMS发展初期，传统IC工业工艺设备和技术为MEMS制造提供了庞大的基础设施。例如，MEMS中使用的光刻设备可能是为IC制造而设计的上一代设备，但设备的性能足以满足MEMS的要求，并且价格也大幅降低。

MEMS芯片制造应用

使用光刻、干法蚀刻、湿法蚀刻、薄膜沉积、氧化、扩散、注入、溅射、蒸发和键合等基本工艺步骤创建复杂三维结构的微机械加工技术。

经过多年的发展，MEMS领域已经出现了多种专业工艺，包括：

各向异性湿法刻蚀、晶圆键合、深反应离子刻蚀等

，不过其应用仍仅限于MEMS，目前并未应用于IC行业。

一般来说，MEMS芯片制造的基本过程包括三个关键步骤。

：蒸镀、图案化、蚀刻

，整个过程是：

在晶圆/基板上涂上光刻胶，然后 对光刻胶进行曝光，去除光刻胶上未图案化的部分，然后 以光刻胶为掩模蚀刻底层材料。

重复整个过程直到微观结构完成。

图-MEMS制造的基本工艺流程

在下面

全面介绍用于制造MEMS 芯片的常见基本工艺，并解释不同工艺如何影响MEMS 芯片和传感器产品。

，一些目录是：

向下滚动查看详情

1. 取证

1. 外延

2、氧化

3、溅射

4. 蒸发

5. 化学气相沉积

6. 多晶硅沉积

7、沉积二氧化硅（二氧化硅）

8.氮化硅的沉积

9. 旋装式

2. 光刻法

1.掩模版和光刻胶

2.光学曝光（曝光）

3、光刻胶厚度对光刻的影响

4、地形高度变化对光刻的影响

5、视场对光刻的影响

6、需要双面光刻的情况

3. 蚀刻

1. 湿法蚀刻

(1)湿法刻蚀和干法刻蚀

(2) 各向同性和各向异性

(3) 蚀刻三维结构

（四）总结

2.干法蚀刻

(1)电解蚀刻

(2)等离子体蚀刻和反应离子蚀刻

(3)深度反应离子刻蚀（博世工艺）

资料来源：SEMI Businessweek 1. 沉积

外延、氧化、溅射、蒸发

属于气相沉积类别等。

基本流程

，这也是用于沉积半导体、金属、绝缘体和聚合物的均匀层的常用技术。

1. 外延

外延是一种在硅片上生长晶体硅层的沉积方法，但具有不同类型和浓度的掺杂剂。外延层的厚度通常为1-20m。它表现出与下面的晶体基板相同的晶体取向。当然，当在二氧化硅层等非晶材料上生长时，它会变成多晶。

示意图- 硅衬底上的外延层

通过在高温（800C）下含硅源气体的离解或氢还原，在气相化学沉积反应器中发生外延。

常见的含硅源气体包括硅烷(SiH4)、二氯硅烷(SiH 2Cl2)或四氯化硅(SiCl4)。生长速率范围为0.2 至4 m/min，具体取决于源气体和生长温度。在生长过程中，同时掺入杂质掺杂剂，例如用于砷和磷（n型）掺杂的砷化氢（AsH3）和磷化氢（PH3）以及用于硼（p型）掺杂的乙硼烷（B2H6）。

外延可用于在其他类型的晶体基板上生长晶体硅，例如蓝宝石基板（Al2O3）。

该工艺称为异质外延，以表明材料的差异，蓝宝石上硅晶圆对于需要绝缘或透明基板的应用非常有效。蓝宝石和硅晶体之间的晶格失配将硅厚度限制在大约1 微米。随着硅膜变厚，缺陷密度增加，电子性能下降。

图表- 外延层中的晶格失配

当然有

硅衬底上生长的锗薄膜外延技术

，这种硅基锗工艺通常用于：

光电检测装置。

图-锗外延及APD光电检测装置

2、氧化

高品质无定形二氧化硅是通过硅在干燥氧气或高温蒸汽（850C至1150C）下氧化而获得的。最终氧化物厚度随温度、氧化环境、时间的变化而变化，如下图所示。

图-热氧炉

图表- 热氧厚度、温度和时间曲线

硅的热氧化在二氧化硅薄膜层中产生压应力。

压力的产生有两个原因。一是二氧化硅分子所占的体积比硅原子大，二是硅和二氧化硅的热膨胀系数不匹配。应力取决于二氧化硅层的总厚度，可以达到数百兆帕。结果，热生长的氧化膜导致下面的基板翘曲。

此外，由热生长氧化硅（一种MEMS 结构）制成的独立式薄膜和悬臂往往会由于薄膜厚度上的应力变化而变形和卷曲。

图-晶圆翘曲

3、溅射

在溅射沉积中，惰性气体离子流（通常是氩气）物理撞击真空室中由待沉积材料制成的靶材，压力介于0.1 至10 Pa 之间。

来自靶材的原子或分子被喷射并沉积到晶圆上。溅射机中的离子激发机制各不相同，但涉及磁场、电场和射频等物理原理，所有这些都会产生高能或高速粒子。典型的沉积速率为0.1 至0.3 m/min，某些溅射工具的铝沉积速率高达1 m/min。

示意图- 溅射

几乎所有无机材料都可以溅射。

溅射常用于MEMS领域沉积铝、钛、铬、铂、钯、钨、合金等金属以及非晶硅、玻璃和压电陶瓷（如PZT和ZnO）等绝缘体薄膜。这是使用的方法。 ETC。 ）。一种称为反应溅射的工艺涉及在溅射金属时添加氮气或氧气等反应气体以形成氮化钛和二氧化钛等化合物。

由于溅射过程的方向性是随机的，只要靶材尺寸大于晶圆，就能获得良好的覆盖率（膜层的均匀性），但在边角附近会出现一些减薄现象。沉积的薄膜具有非常细的晶粒结构并且经常受到应力。

沉积过程中的应力水平与溅射功率和腔室压力的函数关系

，在较低功率和较高压力下出现拉应力，在较高功率和较低压力下出现压应力。零应力沉积的理想点很难控制。

可以在沉积期间加热基底以减少膜中的应力。

许多金属，尤其是金、银和铂等惰性金属，不能很好地粘附到硅、二氧化硅和氮化硅上，并且会在沉积后立即或在后续处理过程中分层。一层薄薄的（5-20 纳米）粘合层与下面的材料及其上方的金属粘合，从而实现惰性金属粘合。最常见的粘合层是Cr、Ti 和Ti/W 合金。

惰性金属必须在真空下沉积在粘合层上，因为空气中的氧气会迅速氧化粘合层，使其失效。

示意图- 粘合层

4. 蒸发

蒸发涉及将源材料加热至高温以产生蒸气，该蒸气在基材上凝结以形成薄膜。

使用几乎所有元素（Al、Si、Ti、Au等），包括许多高熔点（高熔点）金属和化合物（Cr、Mo、Ta、Pd、Pt、Ni/Cr、Al 2 O 3 等） 。） 能。蒸发并沉淀。

示意图-蒸发炉，右图是基于金属材料（如钨丝）的电阻加热蒸发

沉积通常在背景压力小于10^-4 Pa 的真空室中进行。

源材料的加热可以通过使电流流过填充有所需材料的钨丝、钨条或钨舟来实现。或者，可以通过在源材料上扫描高压(10kV) 电子束(e-beam) 来实现加热。

在这种情况下，材料载体通常由钨、石墨、氧化铝或铜制成，它们是良好的热导体。相比之下，电子束蒸发可以提供更高质量的薄膜和稍高的沉积速率（5-100 nm/min），但沉积系统更复杂。此外，如果在此过程中部分辐射能量穿透硅基板的表面，则会损坏晶体并降低电子电路的性能。

气相沉积是一种使用相对较小体积源的定向沉积过程。

这导致大部分材料颗粒以一定角度沉积在基板上，导致台阶覆盖不良以及暴露的边角和侧壁。当需要膜连续性时（例如，当金属电互连时），这通常是不期望的效果。在沉积过程中旋转基板以不同角度面对源可以减少这种影响。

通过气相沉积沉积的薄膜往往会表现出随着材料熔点增加而增加的拉应力。例如，沉积的铌和铂薄膜可能具有超过1 GPa 的拉伸应力，足以导致晶片卷曲和分层。

此外，与溅射类似，许多金属都需要粘合层。

5. 化学气相沉积

化学气相沉积(CVD) 的工作原理是在受控气氛中引发表面化学反应，从而将活性物质沉积到加热的基材上。

与上一节中的溅射相反，CVD 是一种高温工艺，通常在300C 以上的温度下进行。在IC行业对用于多层电互连的高质量薄介质和金属薄膜的需求的推动下，CVD技术的发展显着增长。

CVD 沉积的常见薄膜包括多晶硅、硅氧化物和氮化物、钨、钛、钽及其氮化物等金属，以及最近的铜和低k 绝缘体(r3)。

后两者正在成为IC行业超高速电气互连的主要材料。

在MEMS领域，最常见的是多晶硅、氧化硅和氮化硅的CVD沉积。

图-CVD反应

化学气相沉积工艺分为常压CVD（APCVD，又称常压CVD）、减压CVD（LPCVD，低压CVD）或等离子体增强CVD（PECVD，等离子体增强CVD）。高密度等离子体CVD（HDP-CVD，高密度等离子体CVD）。

图表- CVD 的基本类型APCVD LPCVD PECVD

APCVD 和LPCVD 工艺需要相对较高的温度（400C 至800C）。 PECVD 和HDP-CVD 允许在室温下等离子体沉积氮化硅，但基材温度通常接近300C。

沉积参数对薄膜性质的影响对于氧化硅和氮化硅等薄膜尤其明显。

这些参数包括衬底温度、气体流速、压力和掺杂剂的存在。对于任何类型的CVD 来说，这些都是重要的变量。此外，功率和等离子体激发射频频率对于PECVD 也很重要。

特别是，PECVD 必须在高频电磁场中进行，其中激发的高能电子与气体分子碰撞形成离子和反应性中性物质。电子、离子和称为等离子体的中性物质的混合物形成了不同于固体、液体和气体的物质相。等离子体相操作增加了可以参与化学反应（沉积或蚀刻）的离子和中性物质的密度，从而提高了反应速率。

图-PECVD反应环境

6. 多晶硅沉积

化学气相沉积工艺可以在硅衬底上沉积多晶硅薄膜。膜的厚度从几十纳米到几微米不等。具有多层多晶硅膜的结构也是可能的。

多晶硅是一种具有体硅特性且易于沉积的材料，使其成为表面微加工的有吸引力的材料。

图-MEMS中的多晶硅

通过在LPCVD 反应器中将硅烷(SiH4) 热解成硅和氢气来沉积多晶硅。

低温PECVD 反应器中的硅烷沉积也是可能的，但会产生非晶硅。 LPCVD 中的沉积温度通常在550C 至700C 之间；如果温度低于约600C，薄膜将完全变成非晶态。显示粒子结构。硅烷气体的温度、压力和流速也会影响沉积速率。

图–LPCVD沉积多晶硅

一般而言，LPCVD 多晶硅薄膜与晶圆上的底层形态非常一致，并表现出良好的阶梯覆盖性。

纵横比（深度与宽度之比）大于10的深沟槽会在侧壁处发生膜变薄，这限制了使用多晶硅填充500m深的沟槽。

多晶硅可以在沉积过程中通过引入称为原位掺杂的掺杂剂源气体进行掺杂，特别是用于n型掺杂的砷或磷以及用于p型掺杂的乙硼烷。砷和磷显着降低沉积速率，约为未掺杂多晶硅的三分之一，而乙硼烷则提高沉积速率。原位掺杂薄膜的电阻率保持在1-10 m·cm范围内。

掺杂多晶硅薄膜的固有应力可能很大（500 MPa），并且可以是拉伸应力或压缩应力，具体取决于沉积温度。此外，应力梯度通常存在于整个薄膜厚度上，这可能导致剥离后微机械结构卷曲。因此，需要在900以上进行退火，通过晶界的结构变化产生应力松弛，并将应力降低到微机械结构通常可接受的水平（50MPa）和应力梯度。

7、沉积二氧化硅（二氧化硅）

通过在APCVD、LPCVD 或PECVD 反应器中使硅烷和氧气反应，在低于500C 的温度下沉积二氧化硅。

由于其温度比热生长氧化物（热生长氧化物，也称为热氧）的工艺温度低，因此被称为低温氧化物（LTO，低温氧化物）。

图表- 二氧化硅的沉积

在沉积过程中可以用磷或硼掺杂氧化硅。

掺杂磷的薄膜通常称为磷硅酸盐玻璃（PSG），掺杂磷和硼的玻璃称为硼磷硅酸盐玻璃（BPSG）。当在接近1,000C 的温度下退火时，PSG 和BPSG 都会软化并流动，从而符合下面的表面形貌并改善阶梯覆盖。 LTO 薄膜用作铝上的钝化涂层，但沉积温度必须保持在400C 以下，以防止底层金属降解。

二氧化硅也可以通过四乙氧基硅烷（也称为TEOS）在650C 至750C 温度下的LPCVD 热解来沉积。从TEOS 源沉积的二氧化硅层表现出优异的均匀性和阶梯覆盖性，但高温工艺使其无法在铝上使用。

与多晶硅LPCVD 一样，二氧化硅沉积速率随温度升高而增加。低压下典型的LTO 沉积速率在400C 时为25 nm/min，在大气压和450C 时增加到150 nm/min。使用TEOS 的沉积速率范围为650C 时的5nm/min 到750C 时的750nm/min。变化范围为50 nm/min。

沉积的二氧化硅膜是无定形的并且具有与熔融二氧化硅类似的结构。

高温（600C 至1,000C）退火会释放薄膜中的氢，稍微增加密度，但保持非晶结构不变。这个过程称为致密化。

使用CVD 方法沉积的二氧化硅可以用作金属层之间的介电绝缘体，或用作使用氢氟酸蚀刻的表面微加工中的牺牲层。

然而，其电性能不如热生长二氧化硅。

例如，CVD 氧化硅的介电强度可以是热生长二氧化硅（称为热氧化物）的一半，因此后一种工艺类型通常用于CMOS 晶体管中的栅极电介质。一般CVD氧化硅要承受压应力（100-300MPa）。

图表- CMOS 晶体管栅极内的二氧化硅

8.氮化硅的沉积

氮化硅通常在半导体工业中用于钝化电子器件，因为它可以形成极好的保护屏障，防止水和钠离子的扩散。

在MEMS 微机械加工中，LPCVD 氮化硅薄膜可有效用作掩模，在氢氧化钾等碱性溶液中选择性蚀刻硅。

氮化硅也用作结构材料。

图表- 氮化硅作为蚀刻掩模

氮化硅（Si3N4）是在大气压下通过硅烷（SiH4）和氨（NH3）反应沉积的，或者在低压下通过二氯硅烷（SiCl2H2）和氨反应沉积的。

所有沉积温度均在700C 至900C 之间。两者都会产生氢气作为副产品，其中一些被纳入沉积薄膜中。 APCVD 和LPCVD 氮化硅薄膜通常表现出接近1,000MPa 的大拉伸应力。然而，如果LPCVD氮化硅在800C至850C之间的温度下沉积，并且二氯硅烷流量显着增加（膜中存在过量的硅）并且因此富含硅，则应力可以低于100MPa。性别。大多数微处理应用可接受的水平。

对于低于400C 的沉积，通过在PECVD 室中使硅烷与氨或氮气反应获得非化学计量氮化硅(SixNy)。氢气也是该反应的副产品，并以较高浓度（20% 至25%）掺入薄膜中。折射率是氮化硅薄膜化学计量的间接量度。化学计量LPCVD氮化硅的折射率为2.01，PECVD薄膜的折射率范围为1.8至2.5。该范围内较高的值通常表明硅过量，较低的值通常表明氮过量。

图表- 波导中使用的氮化硅

PECVD 氮化物的主要优点之一是能够在沉积过程中控制应力。

在13.56MHz的等离子体激发频率下沉积的氮化硅表现出约400MPa的拉应力，而在50kHz的频率下沉积的膜表现出200MPa的压应力。通过改变沉积过程中的频率可以获得较低应力的薄膜。

9. 旋装式

旋涂是一种沉积介电绝缘体和有机材料层的工艺。

与传统CVD不同，旋涂设备简单，只需要一个带有适当安全屏障的变速旋转台。然后使用喷嘴将溶液形式的材料滴到晶圆的中心。转盘以500 至5,000 rpm 的速度旋转晶圆30 至60 秒，将材料铺展至均匀的厚度。

图-旋涂工艺

光刻胶和聚酰亚胺(PI) 是常见的有机材料，可以旋涂到晶圆上

，厚度通常在0.5至20m之间，但一些特殊用途的光刻胶（例如环氧基SU-8）可以超过200m。有机聚合物通常悬浮在溶剂溶液中，随后烘烤使溶剂蒸发并形成坚固的薄膜。

图感光PI胶

2. 光刻法

光刻过程包括三个连续的步骤：

光刻胶

（光刻胶）涂层。这是感光乳剂层。

光学曝光

（曝光），将掩模上的图像打印到光刻胶上。

浸泡在显影剂中

（显影剂）溶解曝光的光刻胶并使潜像可视化。

图-MEMS加工工艺图

1.掩模版和光刻胶

面具

（掩模）是通过在透明的熔融石英或钠钙玻璃基板上构建图案化的不透明层（例如铬或氧化铁层）来创建的。掩模上的图案是使用计算机辅助设计（CAD）工具生成的，并通常使用电子束或激光束等技术转移到不透明层。完整的MEMS/IC 工艺通常涉及使用各种掩模并执行多次光刻操作。

人物面具

光刻胶

（光刻胶）是一种光敏有机树脂材料，通过上述旋涂工艺沉积在晶圆上，厚度通常为0.5 m 至10 m。特殊类型的光刻胶可以旋转至大于200 m 的厚度，但较厚的光刻胶在曝光和较小线宽等关键尺寸方面提出了更大的挑战。

插图-光刻胶旋涂

光刻胶含有正性或负性敏化剂成分。

对于正性光刻胶，敏化剂可防止未曝光的光刻胶在浸入显影剂中时溶解。暴露于200-450 nm 范围内的光（不仅是紫外线，还有更高频率的光）会破坏敏化剂，曝光区域会立即溶解在显影液中。负性光刻胶—— 发生的过程恰恰相反。曝光区域保留，未曝光区域溶解在显影剂中。

图表- 光刻胶的正性或负性特性

2.光学曝光（曝光）

存在三种不同的光学曝光模式。

触碰

（联系），关闭

（关闭）或投影

（投影）。在接触模式光刻中，掩模与晶圆接触。这通常会缩短掩模寿命，并在晶圆和掩模上留下不需要的光刻胶残留物。在封闭模式光刻中，掩模距光刻胶表面25-50m以内。在投影模式光刻中，掩模的图像通过复杂的光学系统投影到晶圆上。

插图- 存在三种不同的光学曝光模式

分辨率被定义为光学系统可以解析的最小特征，在微加工应用中很少受到限制。

这里通常会提到菲涅耳衍射的概念，主要是指掩模版上的图案非常小。在这种情况下，光波通过孔径发生衍射。

图表- 菲涅尔衍射

所以，

对于闭模光刻系统，分辨率受到菲涅尔衍射的限制，低至大约5 m。

在接触系统中，分辨率约为1-2 m。对于投影系统，分辨率为0.5/NA。其中 是波长（大约400 nm 或更大），NA 是光学系统的数值孔径（对于MEMS 中使用的步进器，数值孔径约为0.25），投影系统光刻分辨率通常优于1 m。马苏。

在紧密模式下，掩模和光刻胶之间的距离范围为25 至50 m。菲涅尔衍射将分辨率和最小特征尺寸限制为~5m。在投影模式下，复杂的光学系统将掩模投影到光刻胶上。分辨率通常优于1m。

焦深成为光刻的一个更严格的限制，特别是当需要曝光厚光刻胶或需要适应晶圆上的几何高度变化时。

接触式和接近式系统的焦深较低，并且还受到菲涅尔衍射的限制。

在投影系统中，可以通过调整焦点设置来移动像平面，但一旦固定，该平面的焦深就被限制在0.5 /NA^2。这意味着焦深通常是有限的。低至几微米。尽管投影模式光刻系统显然是一种优越的方法，但该系统的成本可能比近距离模式或接触模式系统高得多。

图表- 曝光焦深

尽管如此

对于MEMS工艺来说，大多数光刻系统的分辨率并不是重要的限制因素。

然而，根据应用的性质，例如曝光较厚的光刻胶、改变形貌的高度以及对齐正面和背面图案，光刻可能具有挑战性。

3、光刻胶厚度对光刻的影响

较厚的光刻胶通常用作深度结构蚀刻的保护掩模层，也可以用作金属微结构电镀的模板。

可以通过多次旋涂（总计达20 m）或通过缓慢旋转特殊的粘性光刻胶溶液（达100 m）来获得更厚的光刻胶涂层基材。当然，随着光刻胶厚度的增加，保持晶圆上的厚度控制和均匀性变得困难。

图- 需要较厚的光刻胶作为深度结构（纵横比）蚀刻的保护掩模层

对较厚的光致抗蚀剂进行图案化也很困难。这是因为当光刻系统的曝光焦点深度超过5 m 时，最小可分辨特征尺寸通常会减小。

最终，曝光区域中的光致抗蚀剂沿着图案化轮廓倾斜。作为一般准则，最大纵横比（光刻胶厚度与最小特征尺寸之比）约为3。换句话说，可实现的最小特征尺寸（例如，线宽或线间距）大于光刻胶的三分之一。厚度。

4、地形高度变化对光刻的影响

晶圆表面形貌的变化（例如深腔和沟槽）在MEMS 器件中很常见，并对光刻胶旋转和成像提出了挑战。

对于深度超过10m的腔体，凸角处的光刻胶变薄以及腔体内的堆积会导致蚀刻过程中的曝光问题和光刻胶厚度不足。用于恶劣地形的光刻胶涂层的最新发展包括喷涂光刻胶和电镀光刻胶。

图- 旋涂光致抗蚀剂对形貌高度可变的表面产生的不良影响。角落光致抗蚀剂较薄并积聚在空腔内。

由于焦深有限，在高度变化大于10 m 的表面上曝光图案也是一项具有挑战性的任务。接触式和接近式光刻系统不适合这项任务，除非可以容忍分辨率的显着降低。如果高度水平变化的数量有限（例如小于3），则可以使用投影光刻系统在这些高度水平中的每一个处执行曝光并进行相应的焦点调整。当然，这是有代价的，因为掩模和曝光的数量随着高度级别的数量线性增加。

5、视场对光刻的影响

视场是在任何给定时间暴露的晶圆面积。

在接近式和接触式光刻系统中，视场覆盖整个晶圆。在投影系统中，视场通常小于1x1cm^2。因此，它被称为步进机，因为二维阵列中的小视场必须逐步移动才能曝光整个晶圆。在一些应用中，设备结构可能跨越视场之外的维度。解决这个问题的方法称为现场拼接。这是对两个或多个具有重叠边缘的不同场进行顺序曝光。

人物步进机

6、需要双面光刻的情况

有时，

晶圆正面和背面的光刻图案必须高精度地相互对准。

例如，

制造商用压力传感器需要在晶圆的正面形成压阻传感元件。

，这些元件与晶圆背面的腔体边缘对齐。已经开发出各种前后对准方法（也称为双面对准），并且需要使用双面抛光晶圆。

示意图-压力传感器

SSS是早期提供双面对准和曝光设备的供应商，例如早期的MA-6，它将掩模上的十字标记与晶圆背面的十字标记对齐。首先，通过一组双物镜从下方观察机械夹紧的掩模上的对准标记。

储图像。然后，晶片上装载有面向显微镜物镜的背面对准标记，并定位成使得这些标记与存储的图像对准。对准后，以接近或接触模式完成掩模在晶圆正面的曝光。典型的配准误差（或错位）小于2µm。
图-SÜSS双面对准曝光
三、刻蚀
在刻蚀中，目标是使用光刻胶作为掩膜版选择性地去除材料，这样掩膜版的图案可以直接刻蚀到硅基板或薄膜中。
MEMS制造的刻蚀工艺不同于IC行业的传统刻蚀工艺，因为它涉及了很多细分的刻蚀技术，并根据刻蚀剂、各向同性、及相对其他材料的选择性（刻蚀速率比）来进行区分。
图-MEMS工艺流程图
1、湿法刻蚀
1）湿法与干法刻蚀
湿法（Wet）刻蚀是一种刻蚀方法，
是将刻蚀介质浸泡在刻蚀剂液体内进行刻蚀的技术。湿
法刻蚀具有低成本批量制造的优点，可以同时刻蚀25至50个的晶圆。干法（Dry）刻蚀
涉及使用反应气体，通常在低压等离子体中
，通常也需要超净管道将高纯度的反应气体带入真空室等环境，所以设备比较复杂。
图-湿法刻蚀与干法刻蚀
2）各向同性与各向异性
各向同性（Isotropic）刻蚀剂在所有方向上均匀刻蚀，产生圆形横截面特征。相比之下，各向异性（Anisotropic）刻蚀剂在某些方向上优先于其他方向进行刻蚀，从而形成由平坦且轮廓分明的表面勾勒出的沟槽或空腔，这些表面甚至都不一定需要垂直于晶圆表面。
图-四种不同类型刻蚀方法产生的横截面沟槽轮廓示意图
各向同性湿法刻蚀
常见的一种用于硅的各向同性湿法刻蚀剂是HNA，是氢氟酸(HF)、硝酸(HNO3)和乙酸(CH3COOH) 的混合物。
在化学反应中，硝酸氧化硅，然后用氢氟酸溶解硅。硅的刻蚀速率可以从0.1到超过100μm/min变化，具体取决于混合物中酸的比例。但刻蚀均匀性通常难以控制。
图-各向同性湿法刻蚀剂-氢氟酸
各向异性湿法刻蚀
各向异性湿法刻蚀剂也称为 取向相关刻蚀剂（ODE，Orientation-Dependent Etchants）
，因为它们的刻蚀速率与晶体方向相关。
各向异性湿法刻蚀剂包括碱金属氢氧化物（例如 NaOH、KOH、CsOH）、氢氧化物和季铵氢氧化物（例如 NH4OH、N(CH3)4OH）、及与邻苯二酚(EDP)在水中混合的乙二胺。通常将刻蚀剂溶液加热至 70°C–100°C。
KOH是迄今为止最常见的ODE。刻蚀速率通常在[100]方向给出，对应于刻蚀前沿为{110}平面。{110}面在KOH中的刻蚀速度大约是{100}面的两倍，而{111}面的刻蚀速度比{100}面慢大约100倍。后一个特征通常用于在{100}硅片上制作V形凹槽和沟槽，这些凹槽和沟槽由{111}晶面精确描绘。
图-各向异性湿法刻蚀剂-KOH
对于重掺杂p型(p++)硅，KOH和其他碱性刻蚀剂的刻蚀速率也会大大减慢，因为进行刻蚀反应所需的电子浓度较低，会影响其刻蚀过程中氧化还原中的电子转移。因此，P++ 硅通常用作刻蚀停止层。KOH 溶液中未掺杂或 n 型硅的刻蚀速率约为0.5至4μm/min，具体取决于温度和KOH浓度，但在掺杂剂浓度高于1×10^20cm−3的p++硅中，刻蚀速率下降了500倍以上。
二氧化硅的刻蚀速度约为10nm/min，可用作极短刻蚀的掩模层。LPCVD氮化硅是一种优异的抗KOH刻蚀掩模材料。而光刻胶在热碱性溶液中会被快速刻蚀，因此不适合用于掩盖这些刻蚀剂。
图-KOH刻蚀硬膜hard mask
其他
各向异性湿法刻蚀剂还有TMAH、EDP等。
3）刻蚀的三维结构
使用各向异性刻蚀会产生复杂的三维多面结构。为此，刻蚀过程也有计算机模拟软件进行辅助设计。
最容易可视化的结构是在{100}取向晶圆上刻蚀的V形腔。刻蚀前沿从掩模中的开口处开始，并沿<100>方向前进，该方向是{100}取向基板中的垂直方向，形成具有平坦底部和倾斜侧面的空腔。
空腔的边是{111}平面，与水平{111}表面成54.7°角。晶圆一侧的定时刻蚀经常用于形成空腔或薄膜。而在四个等效但相交的{111}平面上自我限制，形成V形凹坑（倒金字塔形）。通过从晶片两侧刻蚀对齐图案并允许两个垂直刻蚀前沿合并，并开始侧面刻蚀，然后在预定时间后停止刻蚀，在{100}晶片中也可以形成沙漏形和倾斜形状的端口。
图-{100}取向硅中空腔的各向异性刻蚀示意图：
(a)空腔、V形凹坑以及薄膜；(b)从晶片的两侧进行刻蚀可以产生多种不同的形状，包括沙漏形和斜孔
{110}晶圆中刻蚀沟槽的形状完全不同。在硅{110}晶片中，八个等效的{111}面中的四个垂直于{110}晶片表面。其余四个{111}面相对于表面倾斜35.3°。四个垂直的{111}平面相交形成内角为70.5°的平行四边形。{110}晶片上刻蚀的凹槽具有由六个{111}平面（四个垂直平面和两个倾斜平面）描绘的复杂多边形的外观。在{110}晶圆上进行刻蚀可用于形成具有垂直侧壁的沟槽，彼此不正交。
图-{110}取向硅中的各向异性刻蚀示意图
刻蚀结构由四个垂直的{111}面和两个倾斜的{111}面描绘。垂直的{111}平面相交的角度为70.5°
虽然以{111}面为界的凹角在刻蚀过程中保持完整，但凸角会立即受到攻击。这是因为凸角的任何轻微腐蚀都会暴露出{111}面以外的快速刻蚀面（尤其是{411}面），从而加速刻蚀。
因此，掩模布局中的凸角将在刻蚀过程中被底切；换句话说，刻蚀前沿将在掩模层下方进行。这种效应可以被有意用来形成悬挂在空腔上方的梁。
图-凸角处的刻蚀以及未刻蚀材料（例如氮化硅、p++ 硅）的悬梁形成的图示。{411}面通常是最快的刻蚀并且出现在凸角处
4）小结
下表给出了各种硅刻蚀剂的比较。
2、干法刻蚀
主要涉及电化学蚀刻（Electrochemical Etching）、等离子蚀刻（Plasma Etching）与反应离子刻蚀（RIE）、深度反应离子蚀刻（Deep reactive ion etching）。
图-MEMS工艺流程图
1）电化学蚀刻
采用各向异性湿法蚀刻剂具有相对较大的蚀刻速率（>0.5μm/min），但难以实现均匀且受控的蚀刻深度。
例如
在MEMS压力传感器的加工中，需要厚度5至20μm、其均匀性控制在0.2μm的薄硅膜
，使用定时蚀刻就很难实现这一点。
在这种场景中可采用电化学蚀刻（Electrochemical Etching），其厚度的均匀性控制是通过精确生长的外延层并通过外部施加的电势控制蚀刻反应来实现的。
图-电化学蚀刻原理示意图
比如，在p型晶圆上生长的n型外延层形成p-n结二极管，只有当p型侧的电压高于n型时才允许导通，称为正向偏执；否则，没有电流通过，称为反向偏置。
在电化学蚀刻期间，所施加的电势使得p-n二极管处于反向偏压，采用KOH刻蚀剂溶液，n型外延层不会被蚀刻，p型基板允许被蚀刻。一旦p型衬底被完全去除，蚀刻反应就会在结处停止，留下一层具有精确厚度的n型硅。
下述是基于电化学蚀刻实现
MEMS压力传感器薄硅膜
（为n型外延硅）的示意图：
图-电化学蚀刻实现MEMS压力传感器薄硅膜（为n型外延硅）
2）等离子蚀刻与反应离子刻蚀
等离子蚀刻，是半导体行业的关键工艺。
其中，Applied Materials、Lam Research、SPTS、TEL等公司是硅、二氧化硅、氮化硅、一些金属材料的等离子蚀刻设备系统的领先开发商。
在等离子环境中，有高度化学活性的中性原子、分子及自由基的等离子体，这些处于等离子体状态的物质在电场作用下向基板加速运动，再加上反应气体（例如 SF6、CF4、Cl2、CClF3、NF3等）碰撞，可以对目标进行蚀刻。如果这个过程是纯粹的化学反应，称为等离子体蚀刻（Plasma Etching）。
如果化学反应过程中，硅的表面还受到高能粒子轰击（ion bombardment），两者发挥协同作用，则该过程被称为反应离子蚀刻（Reactive ion etching，RIE）。在RIE中，离子（例如 SFx+）朝向基板的运动几乎是垂直的，这使得RIE具有垂直的方向特性。RIE通常用于表面刻蚀加工。
还有一种纯粹的物理蚀刻方法是离子铣削（Ion milling），其中先要产生惰性气体（通常是氩气）离子，然后通过1kV量级的电势在基板上加速。离子的方向性导致非常垂直的蚀刻轮廓。由于不需要化学反应，任何材料都可以通过离子铣削进行蚀刻。离子铣削速率通常比 RIE 慢得多，并且随材料的不同而变化很大。
以上三种同属干法刻蚀，是不是很绕？看下面这个图示也许会清楚一些：
图-等离子刻蚀、RIE、离子铣削工艺原理示意图
特别对于RIE来说，化学反应形成的副产物必须具有足够的挥发性，以便可以从真空室中排出，这一点至关重要。例如，在铜蚀刻中，产物CuCl2的挥发性不够，因此铜的RIE在实际应用中相当困难。下图总结了刻蚀不同材料的 RIE 的典型气体：
当然，以上刻蚀反应都会随着具体工艺参数配方的影响很大，下图列举了一些参数中的变量，上述的3种（等离子刻蚀、RIE、离子铣削）可能相互过渡，所以放在一起介绍：
图-等离子刻蚀参数变量
特别的，
还有一种电感耦合等离子体反应离子蚀刻（Inductively coupled plasma，ICP-RIE）通过外部施加射频电磁场为电子云提供更大的激发
。电感耦合等离子体增加了离子和中性粒子的密度，从而提高了蚀刻速率。ICP也可以用于体硅刻蚀加工。
图-ICP-RIE示意图，其中金属线圈就是用于射频耦合产生射频电磁场
3）深度反应离子蚀刻（博世工艺）
传统的等离子体蚀刻工艺通常用于MEMS加工中形成浅腔。后来20世纪90年代中期，科学家们推出了深度反应离子蚀刻（Deep reactive ion etching，DRIE）系统，
可以蚀刻具有几乎垂直侧壁的高深宽比沟槽，其深度超过可达500μm。
德国斯图加特的Robert Bosch GmbH的有一种DRIE专利方法，其中蚀刻和沉积步骤在ICP-RIE系统中交替进行，具体过程为：薄膜沉积、底部薄膜蚀刻和硅蚀刻。在沉积工艺中，在沟槽的侧壁和底面上沉积钝化膜。在底部膜蚀刻步骤中，选择性地蚀刻沟槽底部上的钝化膜。在硅蚀刻步骤中，仅蚀刻已去除钝化膜的沟槽底部的硅。
图-Bosch DRIE工艺示意图
在蚀刻过程中，垂直取向的离子（SFx+）增强了氟自由基，去除沟槽底部沉积而成的钝化膜，同时薄膜沿侧壁保持相对完整。扇形的程度（由于蚀刻的各向同性成分而产生的侧壁纹理）随配方的不同而变化。
此外，DRIE蚀刻速率会随着沟槽深宽比的增加而降低。对二氧化硅的高选择性使得蚀刻深沟槽并停止在二氧化硅埋层上成为可能，例如适用于SOI（绝缘体上硅）晶圆。以下是一些Bosch 工艺的效果图：
图-Bosch 工艺效果图
总之，
DRIE是形成具有接近垂直侧壁的深沟槽的强大工具，可调参数多，结果要求也多，所以蚀工艺难度大
，如以刻蚀的沟槽纵横比vs速率、良好的均匀性、高垂直度、小扇形等作为优化目的，但一般来说所有的优化不能同时进行，所以每种掩模图案和深度都需要刻蚀工艺工程师进行工艺开发。
（全文完）